欢迎来到信业通电子有限公司官方网站!

7×24小时服务热线

13612399111

SMT贴片生产前必备的知识,电子工程师专用,信业通电子鼎力钜献。

2018-03-31 信业通电子 587

第一步骤:制程设计

表面黏着组装制程,特别是针对微小间距组件,需要不断的监视制程,及有系统的检视。举例说明,在美国,焊锡接点品质标准是依据 IPC-A-620及国家焊锡标准 ANSI / J-STD-001。了解这些准则及规范后,设计者才能研发出符合工业标准需求的产品。


量产设计

量产设计包含了所有大量生产的制程、组装、可测性及可靠性,而且是以书面文件需求为起点。

一份完整且清晰的组装文件,对从设计到制造一系列转换而言,是绝对必要的也是成功的保证。其相关文件及CAD数据清单包括材料清单(BOM)、合格厂商名单、组装细节、特殊组装指引、PC板制造细节及磁盘内含 Gerber资料或是 IPC-D-350程序。

在磁盘上的CAD资料对开发测试及制程冶具,及编写自动化组装设备程序等有极大的帮助。其中包含了X-Y轴坐标位置、测试需求、概要图形、线路图及测试点的X-Y坐标。

SMT贴片加工


PCB板品质

从每一批货中或某特定的批号中,抽取一样品来测试其焊锡性。这PCB板将先与制造厂所提供的产品资料及IPC上标定的品质规范相比对。接下来就是将锡膏印到焊垫上回焊,如果是使用有机的助焊剂,则需要再加以清洗以去除残留物。在评估焊点的品质的同时,也要一起评估PCB板在经历回焊后外观及尺寸的反应。同样的检验方式也可应用在波峰焊锡的制程上。


组装制程发展

这一步骤包含了对每一机械动作,以肉眼及自动化视觉装置进行不间断的监控。举例说明,建议使用雷射来扫描每一PC板面上所印的锡膏体积。

在将样本放上表面黏着组件(SMD) 并经过回焊后,品管及工程人员需一一检视每组件接脚上的吃锡状况,每一成员都需要详细纪录被动组件及多脚数组件的对位状况。在经过波峰焊锡制程后,也需要在仔细检视焊锡的均匀性及判断出由于脚距或组件相距太近而有可能会使焊点产生缺陷的潜在位置。


细微脚距技术

细微脚距组装是一先进的构装及制造概念。组件密度及复杂度都远大于目前市场主流产品,若是要进入量产阶段,必须再修正一些参数后方可投入生产线。

举例说明,细微脚距组件的脚距为 0.025“或是更小,可适用于标准型及ASIC组件上。对这些组件而言其工业标准有非常宽的容许误差,就(如图一)所示。正因为组件供货商彼此间的容许误差各有不同,所以焊垫尺寸必须要为此组件量身定制,或是进行再修改才能真正提高组装良率。


焊垫外型尺寸及间距一般是遵循 IPC-SM-782A的规范。然而,为了达到制程上的需求,有些焊垫的形状及尺寸会和这规范有些许的出入。对波峰焊锡而言其焊垫尺寸通常会稍微大一些,为的是能有比较多的助焊剂及焊锡。对于一些通常都保持在制程容许误差上下限附近的组件而言,适度的调整焊垫尺寸是有其必要的。


表面黏着组件放置方位的一致性

尽管将所有组件的放置方位,设计成一样不是完全必要的,但是对同一类型组件而言,其一致性将有助于提高组装及检视效率。对一复杂的板子而言有接脚的组件,通常都有相同的放置方位以节省时间。原因是因为放置组件的抓头通常都是固定一个方向的,必须要旋转板子才能改变放置方位。致于一般表面黏着组件则因为放置机的抓头能自由旋转,所以没有这方面的问题。但若是要过波峰焊锡炉,那组件就必须统一其方位以减少其暴露在锡流的时间。

一些有极性的组件的极性,其放置方向是早在整个线路设计时就已决定,制程工程师在了解其线路功能后,决定放置组件的先后次序可以提高组装效率,但是有一致的方向性或是相似的组件都是可以增进其效率的。若是能统一其放置方位,不仅在撰写放置组件程序的速度可以缩短,也同时可以减少错误的发生。


一致(和足够)的组件距离

全自动的表面黏着组件放置机一般而言是相当精确的,但设计者在尝试着提高组件密度的同时,往往会忽略掉量产时复杂性的问题。举例说明,当高的组件太靠近一微细脚距的组件时,不仅会阻挡了检视接脚焊点的视线也同时阻碍了重工或重工时所使用的工具。

波峰焊锡一般使用在比较低、矮的组件如二极管及晶体管等。小型组件如SOIC等也可使用在波峰焊锡上,但是要注意的是有些组件无法承受直接暴露在锡炉的高热下。


为了确保组装品质的一致性,组件间的距离一定要大到足够且均匀的暴露在锡炉中。为保证焊锡能接触到每一个接点,高的组件要和低、矮的组件,保持一定的距离以避免遮蔽效应。若是距离不足,也会妨碍到组件的检视和重工等工作。

工业界已发展出一套标准应用在表面黏着组件。如果有可能,尽可能使用符合标准的组件,如此可使设计者能建立一套标准焊垫尺寸的数据库,使工程师也更能掌握制程上的问题。设计者可发现已有些国家建立了类似的标准,组件的外观或许相似,但是其组件之引脚角度却因生产国家之不同而有所差异。举例说明, SOIC组件供应者来自北美及欧洲者都能符合EIZ标准,而日本产品则是以EIAJ为其外观设计准则。要注意的是就算是符合EIAJ标准,不同公司生产的组件其外观上也不完全相同。


为提高生产效率而设计


组装板子可以是相当简单,也可是非常复杂,全视组件的形态及密度来决定。一复杂的设计可以做成有效率的生产且减少困难度,但若是设计者没注意到制程细节的话,也会变得非常的困难的。组装计划必须一开始在设计的时候就考虑到。通常只要调整组件的位置及置放方位,就可以增加其量产性。若是一PC板尺寸很小,具不规则外形或有组件很靠近板边时,可以考虑以连板的形式来进行量产。


测试及修补


通常使用桌上小型测试工具来侦测组件或制程缺失是相当不准确且费时的,测试方式必须在设计时就加以考虑进去。例如,如要使用ICT测试时就要考虑在线路上,设计一些探针能接触的测试点。测试系统内有事先写好的程序,可对每一组件的功能加以测试,可指出那一组件是故障或是放置错误,并可判别焊锡接点是否良好。在侦测错误上还应包含组件接点间的短路,及接脚和焊垫之间的空焊等现象。


若是测试探针无法接触到线路上每一共通的接点(common junction)时,则要个别量测每一组件是无法办到的。特别是针对微细脚距的组装,更需要依赖自动化测试设备的探针,来量测所有线路上相通的点或组件间相联的线。若是无法这样做,那退而求其次致少也要通过功能测试才可以,不然只有等出货后顾客用坏了再说。

若是测试探针无法接触到线路上每一共通的接点(common junction)时,则要个别量测每一组件是无法办到的。特别是针对微细脚距的组装,更需要依赖自动化测试设备的探针,来量测所有线路上相通的点或组件间相联的线。若是无法这样做,那退而求其次致少也要通过功能测试才可以,不然只有等出货后顾客用坏了再说。

ICT测试是依不用产品制作不同的冶具及测试程序,若在设计时就考虑到测试的话,那产品将可以很容易的检测每一组件及接点的品质。(图二)所示为可以目视看到的焊锡接点不良。然而,锡量不足及非常小的短路则只有依赖电性测试来检查。

表面黏着组装制程,特别是针对微小间距组件,需要不断的监视制程,及有系统的检视。举例说明,在美国,焊锡接点品质标准是依据 IPC-A-620及国家焊锡标准 ANSI / J-STD-001。了解这些准则及规范后,设计者才能研发出符合工业标准需求的产品。


责任编辑:信业通电子,PCBA一站式加工服务商!